2.2 ’C54x的主要特性和外部引脚

2.2.1 ’C54x的主要特性

1.CPU

① 采用先进的多总线结构，通过1组程序总线、3组数据总线和4组地址总线来实现。

② 40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器（ACCA和ACCB）。

③ 17×17位并行乘法器，与 40 位专用加法器相连，可用于进行非流水线的单周期乘法-累加（MAC）运算。

④ 比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。

⑤ 指数编码器，是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。

⑥ 配有两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。

2.存储器

① 可访问的最大存储空间为64千字的程序存储器、64千字的数据存储器及64千字的I/O空间。在’C548和’C549中存储空间可扩展至8兆字。

② 片内ROM，可配置为程序存储器和数据存储器。

③ 片内RAM有两种类型，即双寻址RAM（DARAM）和单寻址RAM（SARAM）。

3.指令系统

① 支持单指令重复和块指令重复操作。

② 支持存储器块传送指令。

③ 支持32位长操作数指令。

④ 具有支持2操作数或3操作数的读指令。

⑤ 具有能并行存储和并行加载的算术指令。

⑥ 支持条件存储指令及中断快速返回指令。

4.在片外围电路

① 具有软件可编程等待状态发生器。

② 设有可编程分区转换逻辑电路。

③ 带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器。

④ 支持全双工操作的串行口，可进行8位或16位串行通信。分为：单通道同步串行口SP、带缓冲器单通道同步串行口 BSP、并行带缓冲器多通道同步串行口 McBSP 及时分多通道带缓冲器串行口TMD。

⑤ 带4位预定标器的16位可编程定时器。

⑥ 设有与主机通信的并行接口（HPI）。

⑦ 具有外部总线判断控制，以断开外部的数据总线、地址总线和控制总线。

⑧ 数据总线具有总线保持器特性。

5.电源

① 具有多种节电模式。可用IDLE1、IDLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。

② 可在软件控制下，禁止CLKOUT输出信号。

6.片内仿真接口

具有符合IEEE1149.1标准的片内仿真接口。

7.速度

① 5.0V电压的器件，其速度可达到40MIPS，指令周期时间为25ns。

② 3.3V电压的器件，其速度可达到80MIPS，指令周期时间为12.5ns。

③ 2.5V电压的器件，其速度可达到100MIPS，指令周期时间为10ns。

④ 1.8V电压的器件，其速度可达到200MIPS，每个核的指令周期时间为10ns。

2.2.2 ’ C54x的引脚功能

TMS320C54x芯片采用CMOS制造工艺，整个系列的型号基本上都采用塑料或陶瓷四方扁平封装形式（TQFP）。不同的器件型号其引脚的个数不同。下面以’C5402为例介绍’C54x引脚的名称及功能。

’C5402共有144个引脚，引脚分布如图2.2.1所示。按其功能可分为电源引脚、时钟引脚、控制引脚、地址和数据引脚、串行口引脚、主机接口引脚、通用I/O引脚和测试引脚8个部分。

1.电源引脚

’C5402采用双电源供电，其引脚有：

● CVDD（16、52、68、91、125、142），电压为+1.8V，为CPU内核提供的专用电源；

● DVDD（4、33、56、75、112、130），电压为+3.3V，为各I/O引脚提供的电源；

● VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。

2.时钟引脚

’C5402的时钟发生器由内部振荡器和锁相环PLL构成，其引脚功能见表2.2.1。

3.控制引脚

控制引脚用来产生和接收外部器件的各种控制信号，引脚功能见表2.2.2。

4.地址和数据引脚

’C5402芯片共有20个地址引脚，可寻址1兆字的外部程序空间、64千字外部数据空间和64千字的片外I/O空间。这20个引脚为A0（131）～A3（134），A4（136）～A9（141），A10 （5），A11（7）～A15（11），A16（105），A17（107）～A19（109）。

在保持方式或EMU1/OFF为低电平时，A15～A0呈高阻状态。A19～A16用于扩展程序存储器寻址。

’C5402芯片共有16条数据引脚，用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输。其引脚为D0（99）～D5（104），D6（113）～D12（119），D13 （121）～D15（123）。

在下列情况下，D15～D0将呈现高阻状态。

● 当没有输出时；

● 当RS有效时；

● 当HOLD有效时；

● 当EMU1/OFF为低电平时。

5.串行口引脚

’C5402器件有两个McBSP串行口，用于这两个串行口工作的引脚见表2.2.3。

6.主机接口（HPI）引脚

HPI接口是一个8位并行口，用来与主设备或主处理器接口，实现DSP与主设备或主处理器间的通信。用于HPI口的引脚见表2.2.4。

7.通用I/O引脚

TMS320C54x芯片都有两个通用的I/O引脚。

① XF（27），外部标志输出信号，用于发送信号给外部设备。通过编程设置，可以控制外设工作。

② BIO（31），控制分支转移的输入信号，用来监测外部设备状态。当BIO=0 时，执行条件转移指令。

8.测试引脚

TMS320C54x芯片具有符合IEEE1149.1标准的在片仿真接口，其引脚有：

● TCK（88），IEEE 标准1149.1 测试时钟输入引脚。通常是一个占空比为50%的方波信号。在TCK的上升沿，将输入信号TMS和TDI在测试访问口TAP处的变化，记录在TAP控制器、指令寄存器或所选定的测试数据寄存器中。TAP输出（TDO）的变化发生在TCK的下降沿。

● TDI（86），IEEE标准1149.1测试数据输入引脚。在TCK的上升沿，将该引脚记录到所选定的指令寄存器或数据寄存器中。

● TDO（85），IEEE标准1149.1测试数据输出引脚。在TCK的下降沿，将所选定的寄存器（指令寄存器或数据寄存器）中的内容从该引脚输出。

● TMS（89），IEEE标准1149.1测试方式选择引脚。在TCK的上升沿，该串行控制输入信号被记录到TAP的控制器中。

● （87），IEEE标准1149.1测试复位引脚。当该引脚为高电平时，DSP芯片由IEEE标准1149.1扫描系统控制工作；若该引脚悬空或接低电平，则芯片按正常方式工作。

● EMU0（83），仿真器中断0引脚。当为低电平时，为了保证EMU1/的有效性，EMU0必须为高电平。当为高电平时，EMU0 作为仿真系统的中断信号，并由IEEE标准1149.1扫描系统来定义其是输入还是输出。

● EMU1/（84），仿真器中断1引脚/关断所有输出引脚。当为高电平时，该引脚作为仿真系统的中断信号，并由IEEE标准1149.1扫描系统来决定它是输入还是输出。当为低电平时，该引脚被设置为特性，将所有的输出设置为高阻状态。